@PHDTHESIS{Jaworski2017:d217, author="{Jaworski, Michał}", title="{Wykorzystanie zasobów FPGA do budowy szybkich generatorów pseudolosowych}", school="Politechnika Poznańska", address="Poznań, Polska", year="2017", language="pl", keywords="fpga; generator pseudolosowy; skalowalność; nist; fpga; pseudorandom number generator; scalability; nist", abstract="{Rozprawa dotyczy wykorzystania układów FPGA do budowy szybkich i skalowalnych generatorów pseudolosowych. Podstawowym wymaganiem stawianym wytwarzanym ciągom bitowym jest spełnianie baterii testów statystycznych NIST. Na podstawie przeprowadzonych badań skonstruowano skalowalny generator pseudolosowy złożony wyłącznie z generatorów Xorshift64. Zaproponowano moduł generatora skalowalnego zaprojektowany w języku opisu sprzętu Verilog, gotowy do użycia w docelowej aplikacji. Generator spełnia testy NIST, a jego przepływność bitowa może być regulowana w zakresie od pojedynczych kb/s dla wersji składającej się tylko z jednego generatora, do ponad 4,49 Tb/s dla wersji składającej się z 256 generatorów źródłowych. Właściwości proponowanego generatora porównano z właściwościami innych generatorów implementowanych w FPGA i opisanych w literaturze.; The dissertation concerns the use of FPGA circuits to build high-speed and scalable pseudorandom number generators. The main requirement for generated bitstreams is to pass all tests from the NIST statistical test suite. Based on the conducted experiments, a scalable generator consisting only of Xorshift64 generators was constructed. A ready to use, in target application module of a scalable generator designed using hardware description language Verilog was proposed. The generator passes all the NIST tests and its bit rate varies from single kb/s for one base element version to above 4,49 Tb/s for a 256 element version. Properties for the proposed generator were compared with properties of other generators implemented in FPGA and described in the literature.}", }