SIN PP | Analiza wydajności sterowania prędkością bitową w modelowym oprogramowaniu HEVC (zadanie 2, etap 2)

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Raporty / Analiza wydajności sterowania prędkością bitową w modelowym oprogramowaniu HEVC (zadanie 2, etap 2)

Zgłoś uwagę

Raport

Tytuł dzieła

Analiza wydajności sterowania prędkością bitową w modelowym oprogramowaniu HEVC (zadanie 2, etap 2)

Autorzy

Tomasz Grajek (WEiT) ^{[ 1 ][ P ]}
Damian Karwowski (WEiT) ^{[ 1 ][ P ]}
Olgierd Stankiewicz (WEiT) ^{[ 1 ][ P ]}

^{[ 1 ]} Katedra Telekomunikacji Multimedialnej i Mikroelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} pracownik

Identyfikator dzieła

r554187_2014

Słowa kluczowe

sterowanie koderem
koder HEVC
regulacja prędkością bitową

Data

22.05.2014

Język

polski | angielski

Liczba stron lub objętość dzieła

Typ dzieła

raport z badań

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN