SIN PP | Janusz Rajski

PL EN

Strona główna / Ludzie / Janusz Rajski

Były pracownik Politechniki Poznańskiej

Wszystkie publikacje

1.

H₂B: Crypto hash functions based on hybrid ring generators / Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems - 2024, vol. 43, iss. 2, s. 442-455

Artykuł naukowy 100 2,9
2.

A Lightweight True Random Number Generator for Root of Trust Applications / Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems - 2023, vol. 42, iss. 9, s. 2815-2825

Artykuł naukowy 100 2,9
3.

A new static compaction of deterministic test sets / Stephan Eggersglüß, Sylwester Milewski, Janusz Rajski, Jerzy Tyszer (WIiT) // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2023, vol. 31, iss. 4, s. 411-420

Artykuł naukowy 100 2,8
4.

X-masking for Deterministic In-System Tests / Grzegorz Mrugalski, Janusz Rajski, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems - 2023, vol. 42, iss. 11, s. 4260-4269

Artykuł naukowy 100 2,9
5.

LBIST for Automotive ICs with Enhanced Test Generation / Bartosz Kaczmarek, Grzegorz Mrugalski, Nilanjan Mukherjee, Artur Pogiel, Janusz Rajski, Łukasz Rybak, Jerzy Tyszer (WIiT) // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems - 2022, vol. 41, no. 7, s. 2290-2300

Artykuł naukowy 100 2,9

1.

Hybrid Ring Generators for In-System Test Applications / Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // W: 2023 IEEE European Test Symposium (ETS). Proceedings: Institute of Electrical and Electronics Engineers, 2023 - s. 1-6

Rozdział w monografii naukowej / referat 20
2.

DIST: Deterministic In-System Test with X-masking / Grzegorz Mrugalski, Janusz Rajski, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // W: 2022 IEEE International Test Conference. ITC 2022. Proceedings: Institute of Electrical and Electronics Engineers Inc, 2022 - s. 20-27

Rozdział w monografii naukowej / referat 20 70
3.

Hardware Root of Trust for SSN-based DFT Ecosystems / Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // W: 2022 IEEE International Test Conference. ITC 2022. Proceedings: Institute of Electrical and Electronics Engineers Inc, 2022 - s. 450-454

Rozdział w monografii naukowej / referat 20 70
4.

X-Masking for In-System Deterministic Test / Grzegorz Mrugalski, Janusz Rajski, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // W: Proceedings of the IEEE European Test Symposium 2022: IEEE, 2022 - s. [1]-[6]

Rozdział w monografii naukowej / referat 20
5.

Convolutional Compaction-Based MRAM Fault Diagnosis / Bartosz Grzelak (WIiT), Martin Keim, Artur Pogiel, Janusz Rajski, Jerzy Tyszer (WIiT) // W: IEEE European Test Symposium (ETS) 2021: IEEE, 2021

Rozdział w monografii naukowej / referat 20

1.

Metoda automatycznej generacji sekwencji testujących układy cyfrowe uwzględniająca konstrukcję podzespołu elektronicznego / Janusz Rajski / prom. Zbigniew Kierzkowski, rec. Zdzisław Kachlicki (WE), Krzysztof Sapiecha - Poznań, Polska, 1982 - 108 s.

Rozprawa doktorska

1.

Test compression bandwidth management in system-on-a-chip designs / Jakub Remigiusz Janicki (WEiT) / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Krishnendu Chakrabarty, Andrzej Kraśniewski - Poznań, Polska, 2014 - 116 s.

Rozprawa doktorska
2.

Low Power Test Application with Selective Compaction in VLSI Designs / Dariusz Czysz (WEiT) / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Marek Domański (WEiT), Hans-Joachim Wunderlich, Andrzej Kraśniewski - Poznań, Polska, 2010 - 133 s.

Rozprawa doktorska
3.

Fault Diagnosis in Design with Convolutional Compactors / Artur Pogiel / prom. Janusz Rajski, Jerzy Tyszer (WEiT), rec. Sybille Hellebrand, Andrzej Kraśniewski, Krzysztof Wesołowski (WEiT) - Poznań, Polska, 2008 - 101 s.

Rozprawa doktorska

1.

Trajectory-Optimized Test Pattern Generation for Built-In Self-Test / Jerzy Tyszer (WIiT), Janusz Rajski, Grzegorz Mrugalski, Łukasz Rybak, Nilanjan Mukherjee // 3/Z/2023

Wynalazek
2.

Universal compactor architecture for testing circuits / Jerzy Tyszer (WIiT), Yingdi Liu, Nilanjan Mukherjee, Janusz Rajski, Grzegorz Mrugalski, Bartosz Włodarczak (WIiT) // Z/11/2023

Wynalazek
3.

Deterministic Stellar built-in self test / Jerzy Tyszer (WIiT), Janusz Rajski, Yjingdi Liu, Nijanjan Mukherjee // 2/Z/2023

Wynalazek
4.

Flexible isometric decompressor architecture for test compression / Janusz Rajski, Yu Huang, Sylwester Milewski, Jerzy Tyszer (WIiT) // 0117

Wynalazek
5.

Test Application Time Reduction Using Capture-Per-Cycle Test Points / Janusz Rajski, Sylwester Milewski, Nilanjan Mukherje, Jędrzej Solecki, Jerzy Tyszer (WIiT), Justyna Zawada // 0100

Wynalazek

Zaloguj się przez eKonto, aby dodać do SIN