Przetwarzanie może potrwać kilka sekund...

Raporty

  • -
  • Pokaż
  • Sortuj wg
Parametry wyszukiwania: autor = Hubert Żabiński, typ = wszystkie rodzaje, jednostka = wszystkie jednostki organizacyjne, raporty z lat 2014 - 2020, sortowanie według = daty raportu od najnowszej

Wyniki wyszukiwania (8)

  • 1.
    Ulepszony moduł akwizycji wraz z wbudowanym oprogramowaniem - etap 1 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Olgierd Stankiewicz (WEiT), Krzysztof Wegner (WEiT), Hubert Żabiński (WEiT) // r678_2020

  • 2.
    Sprzętowa implementacja algorytmu estymacji głębi - etap 1 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Hubert Żabiński (WEiT) // r663_2020

  • 3.
    Sprzętowa implementacja algorytmu estymacji głębi - etap 2 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Olgierd Stankiewicz (WEiT), Hubert Żabiński (WEiT) // r664_2020

  • 4.
    Implementacja algorytmu wyznaczania map głębi z zarejestrowanych danych pola światła - etap 1 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Jakub Stankowski (WEiT), Krzysztof Wegner (WEiT), Olgierd Stankiewicz (WEiT), Tomasz Grajek (WEiT), Krzysztof Klimaszewski (WEiT), Mateusz Lorkiewicz (WEiT), Hubert Żabiński (WEiT) // r541_2019

  • 5.
    Implementacja kontrolera pamięci DDR 1 dla układu FPGA Lattice Mach XO2 Etap 2 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Olgierd Stankiewicz (WEiT), Hubert Żabiński (WEiT), Krzysztof Wegner (WEiT), Tomasz Grajek (WEiT), Jakub Stankowski (WEiT), Krzysztof Klimaszewski (WEiT), Mateusz Lorkiewicz (WEiT) // r523_2019

  • 6.
    Opracowanie modułu komunikacji z interfejsem USB etap 2 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Krzysztof Wegner (WEiT), Mateusz Lorkiewicz (WEiT), Olgierd Stankiewicz (WEiT), Krzysztof Klimaszewski (WEiT), Jakub Stankowski (WEiT), Tomasz Grajek (WEiT), Hubert Żabiński (WEiT) // r543_2019

  • 7.
    Implementacja kontrolera pamięci DDR 1 dla układu FPGA Lattice Mach XO2 Etap 1 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Olgierd Stankiewicz (WEiT), Hubert Żabiński // r142_2019

  • 8.
    Opracowanie modułu komunikacji z interfejsem USB etap 1 dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017 / Hubert Żabiński, Mateusz Lorkiewicz // r144_2019