Title
Szeregowy interfejs komunikacyjny dla układów FPGA serii Virtex
Authors
[ 1 ] Katedra Telekomunikacji Multimedialnej i Mikroelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] employee
Year of publication
2010
Published in
Article type
scientific article
Publication language
polish
Pages (from - to)
749 - 751
System created by Poznań University of Technology
and Poznan Supercomputing and Networking Center
Log in through eKonto to add to SIS