SIN PP | Analiza wydajności sterowania prędkością bitową w koderze HEVC INTER

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Raporty / Analiza wydajności sterowania prędkością bitową w koderze HEVC INTER

Zgłoś uwagę

Raport

Tytuł dzieła

Analiza wydajności sterowania prędkością bitową w koderze HEVC INTER

Autorzy

Damian Karwowski (WEiT) ^{[ 1 ][ P ]}

^{[ 1 ]} Katedra Telekomunikacji Multimedialnej i Mikroelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} pracownik

Identyfikator dzieła

r554960_2014

Słowa kluczowe

regulacja prędkoscią bitową
sterowanie koderem
koder HEVC

Data

22.09.2014

Język

polski | angielski

Liczba stron lub objętość dzieła

Typ dzieła

raport z badań

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN