SIS PUT | Test Pattern Generators for Very Large Scale Integration Digital Circuits

PL EN

Main page / Dissertations / Test Pattern Generators for Very Large Scale Integration Digital Circuits

Submit a comment

Dissertation

Download BibTeX

Title

Test Pattern Generators for Very Large Scale Integration Digital Circuits

Authors

^{[ 1 ]} Instytut Elektroniki i Telekomunikacji (IEt), Wydział Elektryczny, Politechnika Poznańska | ^{[ P ]} employee

Promoter

^{[ 1 ]} Instytut Elektroniki i Telekomunikacji (IEt), Wydział Elektryczny, Politechnika Poznańska | ^{[ P ]} employee

Reviewers

^{[ 1 ]} Instytut Elektroniki i Telekomunikacji (IEt), Wydział Elektryczny, Politechnika Poznańska | ^{[ P ]} employee

Title variant

PL Generatory testów dla układów cyfrowych wielkiej skali integracji

Language

english

Number of pages

149

Signature of printed version

DrOIN 478

On-line catalog

Full text of dissertation

no permission to download file

Access level to full text