SIN PP | prof. dr hab. inż. Jerzy Tyszer

1.

Time and Area Optimized Testing of Automotive ICs / Nilanjan Mukherjee, Daniel Tille, Mahendar Sapati, Yingdi Liu, Jeffrey Mayer, Sylwester Milewski (WIiT), Elham Moghaddam, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WIiT) // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2021, vol. 29, no. 1, s. 76-88

Artykuł naukowy 100 2,037
2.

Deterministic Stellar BIST for Automotive ICs / Yingdi Liu, Nilanjan Mukherjee, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WIiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2020, vol. 39, no. 8, s. 1699-1710

Artykuł naukowy 100 2,168
3.

Low Cost Hypercompression of Test Data / Yu Huang, Sylwester Milewski (WIiT), Janusz Rajski, Jerzy Tyszer (WIiT), Chen Wang // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2020, vol. 39, no. 10, s. 2964-2975

Artykuł naukowy 100 2,168
4.

Logic BIST with capture-per-clock hybrid test points / Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT), Justyna Zawada // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2019, vol. 38, no. 6, s. 1028-1041

Artykuł naukowy 100 2,168
5.

Hardware Protection via Logic Locking Test Points / Michael Chen, Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2018, vol. 37, no. 12, s. 3020-3030

Artykuł naukowy 25 2,402

Wszystkie artykuły

1.

Test Sequence-Optimized BIST for Automotive Applications / Bartosz Kaczmarek, Grzegorz Mrugalski, Nilanjan Mukherjee, Janusz Rajski, Łukasz Rybak, Jerzy Tyszer (WIiT) // W: IEEE European Test Symposium (ETS) 2020: IEEE, 2020

Rozdział w monografii naukowej / referat 20
2.

X-Tolerant Tunable Compactor for In-System Test / Yingdi Liu, Sylwester Milewski, Grzegorz Mrugalski, Nilanjan Mukherje, Janusz Rajski, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // W: IEEE International Test Conference (ITC) 2020: IEEE, 2020

Rozdział w monografii naukowej / referat 20 70
3.

On cyclic scan integrity tests for EDT-based compression / Wu-Tung Cheng, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WEiT) // W: IEEE 37th VLSI Test Symposium (VTS 2019): IEEE, 2019

Rozdział w monografii naukowej / referat 20
4.

Test Time and Area Optimized BrST Scheme for Automotive ICs / Nilanjan Mukherjee, Daniel Tille, Mahendar Sapati, Yingdi Liu, Jeffrey Mayer, Sylwester Milewski, Elham Moghaddam, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT) // W: IEEE International Test Conference (ITC 2019): IEEE, 2019

Rozdział w monografii naukowej / referat 20 70
5.

Deterministic Stellar BIST for in-system automotive test / Yingdi Liu, Nilanjan Mukherje, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WEiT) // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Rozdział w monografii naukowej / referat 20 70

Wszystkie rozdziały

1.

VLSI Testing – Built-in Self-Test / Jerzy Tyszer (WIiT) // r1211_2020

Materiały dydaktyczne
2.

VLSI Testing – Design for test part 2 / Jerzy Tyszer (WIiT) // r916_2020

Materiały dydaktyczne
3.

VLSI Testing – Design for test / Jerzy Tyszer (WEiT) // r477_2019

Materiały dydaktyczne
4.

VLSI testing – Fault simulation / Jerzy Tyszer (WEiT) // r559958_2019

Materiały dydaktyczne

Wszystkie raporty

1.

Detekcja i lokalizacja uszkodzeń w przestrzenno-czasowych polach komutacyjnych / Jerzy Tyszer (WE) / prom. Andrzej Jajszczyk (WE), rec. Jan Zabrodzki, Zdzisław Kachlicki (WE), Wojciech Cellary (WE) - Poznań, Polska, 1987 - 95 s.

Rozprawa doktorska

1.

On new class of test points and their applications / Justyna Zawada (WEiT) / prom. Jerzy Tyszer (WEiT), rec. Adit D. Singh, Sybille Hellebrand - Poznań, Polska, 2017 - 130 s.

Rozprawa doktorska
2.

Testing digital integrated circuits with novel low power high fault coverage techniques and a new scan architecture / Jędrzej Solecki (WEiT) / prom. Jerzy Tyszer (WEiT), rec. Andrzej Kraśniewski, Sybille Hellebrand - Poznań, Polska, 2015 - 104 s.

Rozprawa doktorska
3.

Test compression bandwidth management in system-on-a-chip designs / Jakub Remigiusz Janicki (WEiT) / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Andrzej Kraśniewski, Krishnendu Chakrabarty - Poznań, Polska, 2014 - 116 s.

Rozprawa doktorska
4.

Low Power Test Application with Selective Compaction in VLSI Designs / Dariusz Czysz (WEiT) / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Hans-Joachim Wunderlich, Andrzej Kraśniewski, Marek Domański (WEiT) - Poznań, Polska, 2010 - 133 s.

Rozprawa doktorska
5.

Fault Diagnosis in Design with Convolutional Compactors / Artur Pogiel / prom. Janusz Rajski, Jerzy Tyszer (WEiT), rec. Krzysztof Wesołowski (WEiT), Andrzej Kraśniewski, Sybille Hellebrand - Poznań, Polska, 2008 - 101 s.

Rozprawa doktorska

Wszystkie rozprawy doktorskie

1.

Nieliniowe funkcje sprzężeń zwrotnych rejestrów maksymalnych i ich zastosowanie w projektowaniu kryptograficznej funkcji skrótu / Izabela Janicka-Lipska / prom. Janusz Stokłosa, rec. Jerzy Tyszer (WE), Eugeniusz Kuriata - Poznań, Polska, 2002 - 96 s.

Rozprawa doktorska

Wszystkie rozprawy doktorskie

System tworzony przez Politechnikę Poznańską i
Poznańskie Centrum Superkomputerowo-Sieciowe

Wróć do góry

Zaloguj się przez eKonto, aby dodać do SIN

System Informacji Naukowej Politechniki Poznańskiej

Pracownik

prof. dr hab. inż. Jerzy Tyszer

Artykuły (16)

Rozdziały (25)

Raporty (4)

Rozprawa doktorska

Promotorstwo rozpraw doktorskich (6)

Recenzje rozpraw doktorskich (1)