SIN PP | prof. dr hab. inż. Jerzy Tyszer

System Informacji Naukowej Politechniki Poznańskiej

Strona główna / Ludzie / prof. dr hab. inż. Jerzy Tyszer

Pracownik

Wszystkie publikacje Wszystkie raporty

prof. dr hab. inż. Jerzy Tyszer

Wydział Informatyki i Telekomunikacji

Instytut Radiokomunikacji

E-mail: jerzy.tyszer(at)put.poznan.pl

Tel. 61 665 38 14

PBN ID

1491361

ResearcherID

N-1704-2014

ORCID

0000-0001-9722-2344

Dyscyplina naukowa (Ustawa 2.0)

2.3 Informatyka techniczna i telekomunikacja: 100%

Logic BIST with capture-per-clock hybrid test points / Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT), Justyna Zawada // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2019, vol. 38, no. 6, s. 1028-1041

Artykuł naukowy 100 2,402

Hardware Protection via Logic Locking Test Points / Michael Chen, Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2018, vol. 37, no. 12, s. 3020-3030

Artykuł naukowy 25 2,402

Embedded Deterministic Test Points / Cesar Acero, Derek Feltham, Yingdi Liu, Elham Moghaddam, Nilanjan Mukherjee, Marek Patyra, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2017, vol. 25, no. 10, s. 2949-2961

Artykuł naukowy 30 1,744

Star-EDT: Deterministic on-chip scheme using compressed test patterns / Grzegorz Mrugalski, Janusz Rajski, Łukasz Rybak, Jędrzej Solecki, Jerzy Tyszer (WEiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2017, vol. 36, no. 4, s. 683-693

Artykuł naukowy 25 2,089

Trimodal scan-based test paradigm / Jerzy Tyszer (WEiT), Grzegorz Mrugalski, Janusz Rajski, Jędrzej Solecki, Chen Wang // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2017, vol. 25, no. 3, s. 1112-1125

Artykuł naukowy 30 1,744

Wszystkie artykuły

On cyclic scan integrity tests for EDT-based compression / Wu-Tung Cheng, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WEiT) // W: IEEE 37th VLSI Test Symposium (VTS 2019): IEEE, 2019

Rozdział w monografii naukowej / referat 20

Test Time and Area Optimized BrST Scheme for Automotive ICs / Nilanjan Mukherjee, Daniel Tille, Mahendar Sapati, Yingdi Liu, Jeffrey Mayer, Sylwester Milewski, Elham Moghaddam, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT) // W: IEEE International Test Conference (ITC 2019): IEEE, 2019

Rozdział w monografii naukowej / referat 20 70

Deterministic Stellar BIST for in-system automotive test / Yingdi Liu, Nilanjan Mukherje, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WEiT) // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Rozdział w monografii naukowej / referat 20 70

Hypercompression of test patterns / Yu Huang, Sylwester Milewski (WEiT), Janusz Rajski, Jerzy Tyszer (WEiT), Chen Wang // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Rozdział w monografii naukowej / referat 20 70

On new class of test points and their applications / Janusz Rajski, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Rozdział w monografii naukowej / referat 20 70 15

Wszystkie rozdziały

VLSI Testing – Design for test part 2 / Jerzy Tyszer (WIiT) // r916_2020

Materiały dydaktyczne

VLSI Testing – Design for test / Jerzy Tyszer (WEiT) // r477_2019

Materiały dydaktyczne

Wszystkie raporty

On new class of test points and their applications / Justyna Zawada / prom. Jerzy Tyszer (WEiT), rec. Adit D. Singh, Sybille Hellebrand - Poznań, Polska, 2017 - 130 s.

Rozprawa doktorska

Testing digital integrated circuits with novel low power high fault coverage techniques and a new scan architecture / Jędrzej Solecki / prom. Jerzy Tyszer (WEiT), rec. Andrzej Kraśniewski, Sybille Hellebrand - Poznań, Polska, 2015 - 104 s.

Rozprawa doktorska

Test compression bandwidth management in system-on-a-chip designs / Jakub Remigiusz Janicki / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Andrzej Kraśniewski, Krishnendu Chakrabarty - Poznań, Polska, 2014 - 116 s.

Rozprawa doktorska

Low Power Test Application with Selective Compaction in VLSI Designs / Dariusz Czysz / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Hans-Joachim Wunderlich, Andrzej Kraśniewski, Marek Domański (WEiT) - Poznań, Polska, 2010 - 133 s.

Rozprawa doktorska

Test Pattern Generators for Very Large Scale Integration Digital Circuits / Grzegorz Mrugalski (WE) / prom. Jerzy Tyszer (WE), rec. Stanisław Piestrak, Andrzej Dobrogowski (WE) - Poznań, Polska, 2002 - 149 s.

Rozprawa doktorska

Wszystkie rozprawy doktorskie

Nieliniowe funkcje sprzężeń zwrotnych rejestrów maksymalnych i ich zastosowanie w projektowaniu kryptograficznej funkcji skrótu / Izabela Janicka-Lipska / prom. Janusz Stokłosa, rec. Jerzy Tyszer (WE), Eugeniusz Kuriata - Poznań, Polska, 2002 - 96 s.

Rozprawa doktorska

Wszystkie rozprawy doktorskie

System tworzony przez Politechnikę Poznańską i
Poznańskie Centrum Superkomputerowo-Sieciowe

Wróć do góry

Zaloguj się przez eKonto, aby dodać do SIN

System Informacji Naukowej Politechniki Poznańskiej

Pracownik

prof. dr hab. inż. Jerzy Tyszer

Artykuły (13)

Rozdziały (23)

Raporty (2)

Promotorstwo rozpraw doktorskich (5)

Recenzje rozpraw doktorskich (1)