SIN PP | prof. dr hab. inż. Jerzy Tyszer

System Informacji Naukowej Politechniki Poznańskiej

Strona główna / Ludzie / prof. dr hab. inż. Jerzy Tyszer

Pracownik

prof. dr hab. inż. Jerzy Tyszer

Jednostka organizacyjna

Wydział Informatyki i Telekomunikacji

Instytut Radiokomunikacji

E-mail

jerzy.tyszer@put.poznan.pl

Telefon

61 665 38 14

ORCID

0000-0001-9722-2344

ResearcherID

N-1704-2014

Dyscyplina naukowa (Ustawa 2.0)

2.3 Informatyka techniczna i telekomunikacja: 100%

1.

Autonomous Scan Patterns for Laser Voltage Imaging / Jerzy Tyszer (WIiT), Wu-Tung Cheng, Sylwester Milewski (WIiT), Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka // IEEE Transactions on Emerging Topics in Computing - 2021, vol. 9, no. 2, s. 680-691

Artykuł naukowy 140,0 7,691
2.

Time and Area Optimized Testing of Automotive ICs / Nilanjan Mukherjee, Daniel Tille, Mahendar Sapati, Yingdi Liu, Jeffrey Mayer, Sylwester Milewski (WIiT), Elham Moghaddam, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WIiT) // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2021, vol. 29, no. 1, s. 76-88

Artykuł naukowy 100,0 2,312
3.

Deterministic Stellar BIST for Automotive ICs / Yingdi Liu, Nilanjan Mukherjee, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WIiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2020, vol. 39, no. 8, s. 1699-1710

Artykuł naukowy 100,0 2,807
4.

Low Cost Hypercompression of Test Data / Yu Huang, Sylwester Milewski (WIiT), Janusz Rajski, Jerzy Tyszer (WIiT), Chen Wang // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2020, vol. 39, no. 10, s. 2964-2975

Artykuł naukowy 100,0 2,807
5.

Logic BIST with capture-per-clock hybrid test points / Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT), Justyna Zawada // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2019, vol. 38, no. 6, s. 1028-1041

Artykuł naukowy 100,0 2,168

Wszystkie artykuły

1.

Convolutional Compaction-Based MRAM Fault Diagnosis / Bartosz Grzelak (WIiT), Martin Keim, Artur Pogiel, Janusz Rajski, Jerzy Tyszer (WIiT) // W: IEEE European Test Symposium (ETS) 2021: IEEE, 2021

Rozdział w monografii naukowej / referat 20,0
2.

Test Sequence-Optimized BIST for Automotive Applications / Bartosz Kaczmarek, Grzegorz Mrugalski, Nilanjan Mukherjee, Janusz Rajski, Łukasz Rybak, Jerzy Tyszer (WIiT) // W: IEEE European Test Symposium (ETS) 2020: IEEE, 2020

Rozdział w monografii naukowej / referat 20,0
3.

X-Tolerant Tunable Compactor for In-System Test / Yingdi Liu, Sylwester Milewski, Grzegorz Mrugalski, Nilanjan Mukherje, Janusz Rajski, Jerzy Tyszer (WIiT), Bartosz Włodarczak (WIiT) // W: IEEE International Test Conference (ITC) 2020: IEEE, 2020

Rozdział w monografii naukowej / referat 20,0 70,0
4.

On cyclic scan integrity tests for EDT-based compression / Wu-Tung Cheng, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WEiT) // W: IEEE 37th VLSI Test Symposium (VTS 2019): IEEE, 2019

Rozdział w monografii naukowej / referat 20,0
5.

Test Time and Area Optimized BrST Scheme for Automotive ICs / Nilanjan Mukherjee, Daniel Tille, Mahendar Sapati, Yingdi Liu, Jeffrey Mayer, Sylwester Milewski, Elham Moghaddam, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT) // W: IEEE International Test Conference (ITC 2019): IEEE, 2019

Rozdział w monografii naukowej / referat 20,0 70,0

Wszystkie rozdziały

1.

VLSI testing - memory test / Jerzy Tyszer (WIiT) // r1869_2021

Materiały dydaktyczne
2.

VLSI testing - test data compression / Jerzy Tyszer (WIiT) // r1868_2021

Materiały dydaktyczne
3.

VLSI Testing – Built-in Self-Test / Jerzy Tyszer (WIiT) // r1211_2020

Materiały dydaktyczne
4.

VLSI Testing – Design for test part 2 / Jerzy Tyszer (WIiT) // r916_2020

Materiały dydaktyczne
5.

VLSI Testing – Design for test / Jerzy Tyszer (WEiT) // r477_2019

Materiały dydaktyczne

Wszystkie raporty

1.

Detekcja i lokalizacja uszkodzeń w przestrzenno-czasowych polach komutacyjnych / Jerzy Tyszer (WE) / prom. Andrzej Jajszczyk (WE), rec. Wojciech Cellary (WE), Zdzisław Kachlicki (WE), Jan Zabrodzki - Poznań, Polska, 1987 - 95 s.

Rozprawa doktorska

1.

On new class of test points and their applications / Justyna Zawada (WEiT) / prom. Jerzy Tyszer (WEiT), rec. Sybille Hellebrand, Adit D. Singh - Poznań, Polska, 2017 - 130 s.

Rozprawa doktorska
2.

Testing digital integrated circuits with novel low power high fault coverage techniques and a new scan architecture / Jędrzej Solecki (WEiT) / prom. Jerzy Tyszer (WEiT), rec. Sybille Hellebrand, Andrzej Kraśniewski - Poznań, Polska, 2015 - 104 s.

Rozprawa doktorska
3.

Test compression bandwidth management in system-on-a-chip designs / Jakub Remigiusz Janicki (WEiT) / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Krishnendu Chakrabarty, Andrzej Kraśniewski - Poznań, Polska, 2014 - 116 s.

Rozprawa doktorska
4.

Low Power Test Application with Selective Compaction in VLSI Designs / Dariusz Czysz (WEiT) / prom. Jerzy Tyszer (WEiT), Janusz Rajski, rec. Marek Domański (WEiT), Hans-Joachim Wunderlich, Andrzej Kraśniewski - Poznań, Polska, 2010 - 133 s.

Rozprawa doktorska
5.

Fault Diagnosis in Design with Convolutional Compactors / Artur Pogiel / prom. Janusz Rajski, Jerzy Tyszer (WEiT), rec. Sybille Hellebrand, Andrzej Kraśniewski, Krzysztof Wesołowski (WEiT) - Poznań, Polska, 2008 - 101 s.

Rozprawa doktorska