Depending on the amount of data to process, file generation may take longer.

If it takes too long to generate, you can limit the data by, for example, reducing the range of years.

Article

Download file Download BibTeX

Title

Sprzętowa implementacja transformacji Hougha w czasie rzeczywistym

Authors

Title variant

EN Hardware Implementation of Hough Transform for Real-Time Line Detection

Year of publication

2021

Published in

Poznan University of Technology Academic Journals. Electrical Engineering

Journal year: 2021 | Journal number: iss. 106

Article type

scientific article

Publication language

polish

Keywords
PL
  • przetwarzanie obrazu
  • FPGA
  • transformacja Hougha
  • wykrywanie prostych
Abstract

PL W artykule przedstawiono implementację sprzętową w FPGA algorytmu do wykrywania kształtów aproksymowanych zbiorem linii prostych podczas przetwarzania obrazu cyfrowego w czasie rzeczywistym. W opracowanej strukturze sprzętowej podniesiono efektywność przetwarzania poprzez zastosowanie przetwarzania przepływowego, lookup table, wykorzystanie wyłącznie arytmetyki liczb całkowitych oraz rozproszenie pamięci głosowania. Eksperymentalnie wykorzystano przedstawioną strukturę w torze przetwarzania obrazu w czasie rzeczywistym złożonym z kamery OV7670, płyty deweloperskiej Terasic DE10-nano oraz monitora podłączonego za pomocą HDMI. Pełny tor przetwarzania został zaimplementowany w pojedynczym układzie FPGA Intel Cyclone V. Maksymalna prędkość przetwarzania obrazu z wykorzystaniem opracowanej implementacji została określona na 275 MHz.

EN The article presents the hardware implementation in FPGA of the algorithm for detecting shapes approximated by a set of straight lines. In the developed hardware structure, the efficiency of processing was increased through the use of pipeline processing, lookup table, using only integer arithmetic and distributed memory. The presented structure was used experimentally in the real-time image processing circuit consisting of the OV7670 camera, Terasic DE10-nano development board and a monitor connected via HDMI. The full processing path has been implemented in a single Intel Cyclone V FPGA chip. The maximum speed of image processing with the use of the developed implementation is 275 MHz.

Pages (from - to)

45 - 55

DOI

10.21008/j.1897-0737.2021.106.0004

Full text of article

Download file

Access level to full text

public

Ministry points / journal

5

Ministry points / journal in years 2017-2021

5

This website uses cookies to remember the authenticated session of the user. For more information, read about Cookies and Privacy Policy.