Thesis
Title
Układ graficzny 3D w języku opisu sprzętu VHDL/Verilog
Department
Wydział Informatyki i Telekomunikacji, Politechnika Poznańska
Promoters
Reviewers
Title variant
EN Układ graficzny 3D w języku opisu sprzętu VHDL/Verilog
Language
polish
Type
master thesis
Date of defense
07.12.2020
System created by Poznań University of Technology
and Poznan Supercomputing and Networking Center
Log in through eKonto to add to SIS