SIN PP | VLSI Testing – Design for test

W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Menu

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Raporty / VLSI Testing – Design for test

Zgłoś uwagę

Raport

Tytuł dzieła

VLSI Testing – Design for test

Autorzy

Jerzy Tyszer (WEiT) ^{[ 1 ][ P ]}

^{[ 1 ]} Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} pracownik

Identyfikator dzieła

r477_2019

Słowa kluczowe

PL

test generation
design for testability

Data

28.11.2019

Język

angielski

Liczba stron lub objętość dzieła

30

Typ dzieła

materiały dydaktyczne

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.