W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Menu

PL EN
PL EN
Strona główna / Publikacje / FPGA chips as a hardware simulator for multiplane log2N switching fabrics
Zgłoś uwagę

Rozdział

Pobierz BibTeX

Tytuł

FPGA chips as a hardware simulator for multiplane log2N switching fabrics

Autorzy

[ 1 ] Instytut Sieci Teleinformatycznych, Wydział Informatyki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik

Dyscyplina naukowa (Ustawa 2.0)

[2.3] Informatyka techniczna i telekomunikacja

Rok publikacji

2020

Typ rozdziału

rozdział w monografii naukowej / referat

Język publikacji

angielski

DOI

10.34385/proc.64.ICTF2020_paper_12

URL

https://www.ieice.org/publications/proceedings/summary.php?expandable=8&iconf=ICTF&session_num=ICTF_1&number=ICTF2020_paper_12&year=2020

Książka

ICTF 2020 IEICE Information and Communication Technology Forum

Zaprezentowany na

IEICE Information and Communication Technology Forum ICTF 2020, 10-12.09.2020, Niš, Serbia

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe
Szanowni Państwo,

w PBN 26.06.24 zaktualizowana została punktacja czasopism (zgodnie z Wykazem ogłoszonym 5.01.24).
Nadal jednak nie zaktualizowano punktacji konferencji – co więcej, nie jest znany nawet przybliżony termin wdrożenia tej części Wykazu. Widoczna w SIN punktacja jest odzwierciedleniem punktacji w PBN (wymuszają to procedury przesyłu danych o publikacjach), zatem punkty za konferencje widoczne w SIN będą mogły zostać zmienione, dopiero gdy zostaną zaktualizowane w PBN.

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.