W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Artykuł

Pobierz plik Pobierz BibTeX

Tytuł

Sprzętowa implementacja transformacji Hougha w czasie rzeczywistym

Autorzy

Wariant tytułu

EN Hardware Implementation of Hough Transform for Real-Time Line Detection

Rok publikacji

2021

Opublikowano w

Poznan University of Technology Academic Journals. Electrical Engineering

Rocznik: 2021 | Numer: iss. 106

Typ artykułu

artykuł naukowy

Język publikacji

polski

Słowa kluczowe
PL
  • przetwarzanie obrazu
  • FPGA
  • transformacja Hougha
  • wykrywanie prostych
Streszczenie

PL W artykule przedstawiono implementację sprzętową w FPGA algorytmu do wykrywania kształtów aproksymowanych zbiorem linii prostych podczas przetwarzania obrazu cyfrowego w czasie rzeczywistym. W opracowanej strukturze sprzętowej podniesiono efektywność przetwarzania poprzez zastosowanie przetwarzania przepływowego, lookup table, wykorzystanie wyłącznie arytmetyki liczb całkowitych oraz rozproszenie pamięci głosowania. Eksperymentalnie wykorzystano przedstawioną strukturę w torze przetwarzania obrazu w czasie rzeczywistym złożonym z kamery OV7670, płyty deweloperskiej Terasic DE10-nano oraz monitora podłączonego za pomocą HDMI. Pełny tor przetwarzania został zaimplementowany w pojedynczym układzie FPGA Intel Cyclone V. Maksymalna prędkość przetwarzania obrazu z wykorzystaniem opracowanej implementacji została określona na 275 MHz.

EN The article presents the hardware implementation in FPGA of the algorithm for detecting shapes approximated by a set of straight lines. In the developed hardware structure, the efficiency of processing was increased through the use of pipeline processing, lookup table, using only integer arithmetic and distributed memory. The presented structure was used experimentally in the real-time image processing circuit consisting of the OV7670 camera, Terasic DE10-nano development board and a monitor connected via HDMI. The full processing path has been implemented in a single Intel Cyclone V FPGA chip. The maximum speed of image processing with the use of the developed implementation is 275 MHz.

Strony (od-do)

45 - 55

DOI

10.21008/j.1897-0737.2021.106.0004

Pełny tekst artykułu

Pobierz plik

Poziom dostępu do pełnego tekstu

publiczny

Punktacja Ministerstwa / czasopismo

5

Punktacja Ministerstwa / czasopismo w ewaluacji 2017-2021

5

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.