Processing may take a few seconds...

Thesis

Title

Optimizing test patterns for VLSI digital circuits

Authors

Jakub Sienkiewicz (WI)

Wydział Informatyki, Politechnika Poznańska

Promoters

Reviewers

Title variant

PL Optymalizacja testów dla układów cyfrowych wielkiej skali integracji

Language

english

Type

master thesis

Date of defense

21.06.2018