W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Rozprawa doktorska

Pobierz BibTeX

Tytuł

Wykorzystanie zasobów FPGA do budowy szybkich generatorów pseudolosowych

Autorzy

Promotor

[ 1 ] Katedra Systemów Telekomunikacyjnych i Optoelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik

Recenzenci

Wariant tytułu

EN The use of FPGA resources to build high-speed pseudorandom number generators

Język

polski

Słowa kluczowe
PL
  • fpga
  • generator pseudolosowy
  • skalowalność
  • nist
EN
  • fpga
  • pseudorandom number generator
  • scalability
  • nist
Streszczenie

PL Rozprawa dotyczy wykorzystania układów FPGA do budowy szybkich i skalowalnych generatorów pseudolosowych. Podstawowym wymaganiem stawianym wytwarzanym ciągom bitowym jest spełnianie baterii testów statystycznych NIST. Na podstawie przeprowadzonych badań skonstruowano skalowalny generator pseudolosowy złożony wyłącznie z generatorów Xorshift64. Zaproponowano moduł generatora skalowalnego zaprojektowany w języku opisu sprzętu Verilog, gotowy do użycia w docelowej aplikacji. Generator spełnia testy NIST, a jego przepływność bitowa może być regulowana w zakresie od pojedynczych kb/s dla wersji składającej się tylko z jednego generatora, do ponad 4,49 Tb/s dla wersji składającej się z 256 generatorów źródłowych. Właściwości proponowanego generatora porównano z właściwościami innych generatorów implementowanych w FPGA i opisanych w literaturze.

EN The dissertation concerns the use of FPGA circuits to build high-speed and scalable pseudorandom number generators. The main requirement for generated bitstreams is to pass all tests from the NIST statistical test suite. Based on the conducted experiments, a scalable generator consisting only of Xorshift64 generators was constructed. A ready to use, in target application module of a scalable generator designed using hardware description language Verilog was proposed. The generator passes all the NIST tests and its bit rate varies from single kb/s for one base element version to above 4,49 Tb/s for a 256 element version. Properties for the proposed generator were compared with properties of other generators implemented in FPGA and described in the literature.

Liczba stron

164

Dziedzina wg OECD

elektrotechnika, elektronika, inżynieria informatyczna

Dyscyplina wg KBN

elektronika

Sygnatura rozprawy w wersji drukowanej

DrOIN 1818

Katalog on-line

to20179029

Pełny tekst rozprawy doktorskiej

Pobierz plik

Poziom dostępu do pełnego tekstu

publiczny

Pierwsza recenzja

Andrzej Borys

Miejsce

Gdynia, Polska

Data

15.02.2017

Język

polski

Tekst recenzji

Pobierz plik

Poziom dostępu do recenzji

publiczny

Druga recenzja

Ryszard Szplet

Miejsce

Warszawa, Polska

Data

14.02.2017

Język

polski

Tekst recenzji

Pobierz plik

Poziom dostępu do recenzji

publiczny

Status rozprawy

rozprawa doktorska

Miejsce obrony

Poznań, Polska

Data obrony

05.04.2017

Jednostka nadająca tytuł

Rada Wydziału Elektroniki i Telekomunikacji Politechniki Poznańskiej

Uzyskany tytuł

doktor nauk technicznych w dyscyplinie: telekomunikacja, w specjalności: cyfrowe przetwarzanie sygnału

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.