Depending on the amount of data to process, file generation may take longer.

If it takes too long to generate, you can limit the data by, for example, reducing the range of years.

Dissertation

Download BibTeX

Title

Wykorzystanie zasobów FPGA do budowy szybkich generatorów pseudolosowych

Authors

Promoter

[ 1 ] Katedra Systemów Telekomunikacyjnych i Optoelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] employee

Reviewers

Title variant

EN The use of FPGA resources to build high-speed pseudorandom number generators

Language

polish

Keywords
PL
  • fpga
  • generator pseudolosowy
  • skalowalność
  • nist
EN
  • fpga
  • pseudorandom number generator
  • scalability
  • nist
Abstract

PL Rozprawa dotyczy wykorzystania układów FPGA do budowy szybkich i skalowalnych generatorów pseudolosowych. Podstawowym wymaganiem stawianym wytwarzanym ciągom bitowym jest spełnianie baterii testów statystycznych NIST. Na podstawie przeprowadzonych badań skonstruowano skalowalny generator pseudolosowy złożony wyłącznie z generatorów Xorshift64. Zaproponowano moduł generatora skalowalnego zaprojektowany w języku opisu sprzętu Verilog, gotowy do użycia w docelowej aplikacji. Generator spełnia testy NIST, a jego przepływność bitowa może być regulowana w zakresie od pojedynczych kb/s dla wersji składającej się tylko z jednego generatora, do ponad 4,49 Tb/s dla wersji składającej się z 256 generatorów źródłowych. Właściwości proponowanego generatora porównano z właściwościami innych generatorów implementowanych w FPGA i opisanych w literaturze.

EN The dissertation concerns the use of FPGA circuits to build high-speed and scalable pseudorandom number generators. The main requirement for generated bitstreams is to pass all tests from the NIST statistical test suite. Based on the conducted experiments, a scalable generator consisting only of Xorshift64 generators was constructed. A ready to use, in target application module of a scalable generator designed using hardware description language Verilog was proposed. The generator passes all the NIST tests and its bit rate varies from single kb/s for one base element version to above 4,49 Tb/s for a 256 element version. Properties for the proposed generator were compared with properties of other generators implemented in FPGA and described in the literature.

Number of pages

164

OECD domain

electrical engineering, electronics, computer engineering

KBN discipline

electronics

Signature of printed version

DrOIN 1818

On-line catalog

to20179029

Full text of dissertation

Download file

Access level to full text

public

First review

Andrzej Borys

Place

Gdynia, Polska

Date

15.02.2017

Language

polish

Review text

Download file

Access level to review text

public

Second review

Ryszard Szplet

Place

Warszawa, Polska

Date

14.02.2017

Language

polish

Review text

Download file

Access level to review text

public

Dissertation status

dissertation

Place of defense

Poznań, Polska

Date of defense

05.04.2017

Unit granting title

Rada Wydziału Elektroniki i Telekomunikacji Politechniki Poznańskiej

Obtained title

doktor nauk technicznych w dyscyplinie: telekomunikacja, w specjalności: cyfrowe przetwarzanie sygnału

This website uses cookies to remember the authenticated session of the user. For more information, read about Cookies and Privacy Policy.