SIS PUT | Low Power Test Application with Selective Compaction in VLSI Designs

Scientific Information System of the Poznań University of Technology

PL EN

Main page / Dissertations / Low Power Test Application with Selective Compaction in VLSI Designs

Submit a comment

Dissertation

Download BibTeX

Title

Low Power Test Application with Selective Compaction in VLSI Designs

Authors

Dariusz Czysz (WEiT) ^{[ 1 ][ D ]}

^{[ 1 ]} Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ D ]} phd student

Promoter

Jerzy Tyszer (WEiT) ^{[ 1 ][ P ]}

^{[ 1 ]} Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} employee

Supporting promoter

Janusz Rajski

Reviewers

^{[ 1 ]} Katedra Telekomunikacji Multimedialnej i Mikroelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} employee

Language

english

Number of pages

133

Signature of printed version

DrOIN 1279

On-line catalog

to201058624

Full text of dissertation

no permission to download file

Access level to full text

archive

First review

Marek Domański

Place

Poznań, Polska

Date

15.05.2010

Language

polish

Review text

no permission to download file

Access level to review text

archive

Second review

Andrzej Kraśniewski

Place

Warszawa, Polska

Date

13.04.2010

Language

polish

Review text

no permission to download file

Access level to review text

archive

Third review

Hans-Joachim Wunderlich

Place

Stuttgart, Niemcy

Date

20.04.2010

Language

polish

Review text

no permission to download file

Access level to review text

archive

Dissertation status

dissertation

Place of defense

Poznań, Polska

Date of defense

15.06.2010

Unit granting title

Rada Wydziału Elektroniki i Telekomunikacji Politechniki Poznańskiej

Obtained title

doktor nauk technicznych w dyscyplinie: telekomunikacja, w specjalności: układy i systemy cyfrowe

System created by Poznań University of Technology and Poznan Supercomputing and Networking Center