SIN PP | Janusz Rajski

Przetwarzanie może potrwać kilka sekund...

Menu

System Informacji Naukowej Politechniki Poznańskiej

Strona główna / Ludzie / Janusz Rajski

Osoba spoza Politechniki Poznańskiej

Wszystkie publikacje

Janusz Rajski

Logic BIST with capture-per-clock hybrid test points / Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jędrzej Solecki, Jerzy Tyszer (WEiT), Justyna Zawada // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2019, vol. 38, no. 6, s. 1028-1041

Trimodal scan-based test paradigm / Jerzy Tyszer (WEiT), Grzegorz Mrugalski, Janusz Rajski, Jędrzej Solecki, Chen Wang // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2017, vol. 25, no. 3, s. 1112-1125

Star-EDT: Deterministic on-chip scheme using compressed test patterns / Grzegorz Mrugalski, Janusz Rajski, Łukasz Rybak, Jędrzej Solecki, Jerzy Tyszer (WEiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2017, vol. 36, no. 4, s. 683-693

Hardware Protection via Logic Locking Test Points / Michael Chen, Elham Moghaddam, Nilanjan Mukherjee, Janusz Rajski, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems - 2018, vol. 37, no. 12, s. 3020-3030

Embedded Deterministic Test Points / Cesar Acero, Derek Feltham, Yingdi Liu, Elham Moghaddam, Nilanjan Mukherjee, Marek Patyra, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // IEEE Transactions on Very Large Scale Integration (VLSI) Systems - 2017, vol. 25, no. 10, s. 2949-2961

Wszystkie artykuły

On cyclic scan integrity tests for EDT-based compression / Wu-Tung Cheng, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer (WEiT) // W: IEEE 37th VLSI Test Symposium (VTS 2019): IEEE, 2019

On new class of test points and their applications / Janusz Rajski, Jerzy Tyszer (WEiT), Justyna Zawada (WEiT) // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Deterministic Stellar BIST for in-system automotive test / Yingdi Liu, Nilanjan Mukherje, Janusz Rajski, Sudhakar M. Reddy, Jerzy Tyszer (WEiT) // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Hypercompression of test patterns / Yu Huang, Sylwester Milewski (WEiT), Janusz Rajski, Jerzy Tyszer (WEiT), Chen Wang // W: 2018 IEEE International Test Conference (ITC) - New York, USA : IEEE, 2018

Staggered ATPG with capture-per-cycle observation test points / Yingdi Liu, Janusz Rajski, Sudhakar M. Reddy, Jędrzej Solecki, Jerzy Tyszer (WEiT) // W: IEEE 36th VLSI Test Symposium (VTS 2018): IEEE, 2018

Wszystkie rozdziały

System tworzony przez Politechnikę Poznańską i
Poznańskie Centrum Superkomputerowo-Sieciowe

Wróć do góry

Zaloguj się przez eKonto, aby dodać publikacje

System Informacji Naukowej PP (SIN) jest na bieżąco dostosowywany do wymogów MNiSW.

By możliwe było stosowanie do oceny referatów opublikowanych w materiałach konferencyjnych zasad oceniania rozdziałów, dodano nowe typy publikacji. W formularzu „książka” dodano typ „monografia naukowa / materiały konferencyjne”, w formularzu „rozdział” – „rozdział w monografii naukowej / referat”.