Przetwarzanie może potrwać kilka sekund...

Rozprawa doktorska

Tytuł

Wykorzystanie zasobów układów reprogramowalnych do wytwarzania ciągów losowych

Autorzy

[ 1 ] Katedra Systemów Telekomunikacyjnych i Optoelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik

Promotor

[ 1 ] Katedra Systemów Telekomunikacyjnych i Optoelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik

Recenzenci

Wariant tytułu

EN The usage of reconfigurable circuits to produce true random sequences

Język

polski

Słowa kluczowe
PL
  • generatory losowe
  • losowość
  • układy FPGA
EN
  • true random number generator
  • randomness
  • FPGA
Streszczenie

PL W rozprawie przedstawiono sposób wykorzystania zasobów układów FPGA do budowy szybkich i skalowalnych generatorów ciągów liczb rzeczywiście losowych. Do oceny losowości posłużyły metody testowania zaproponowane przez NIST. Jako najbardziej obiecującą metodę wytwarzania losowych bitów wybrano metodę bazująca na szybkozmiennych fluktuacjach fazy oscylatorów pierścieniowych. Przedstawiono model matematyczny jittera sygnału oscylatorów pierścieniowych. W efekcie powstał generator liczb rzeczywiście losowych wykorzystujący wiele niezależnych źródeł losowości – oscylatorów pierścieniowych. Nowością jest wykorzystanie detektora fazy jako elementu pozyskującego losowość z sygnału oscylatorów pierścieniowych. Wyjścia detektorów fazy poddano operacji próbkowania, a sygnały wyjściowe połączono za pomocą sumy modulo 2 w jeden strumień bitów. Na podstawie otrzymanych danych skonstruowano generator skalowalny, który oferuje wymienność zasobów i szybkość wytwarzania bitów. Proponowany generator wyróżnia się dużą wydajnością, gdyż może wytwarzać losowe bity z szybkością dochodzącą do 38,4 Gb/s.

EN The dissertation concerns the use of FPGA circuits to build high-speed and scalable true random number generators. The main requirement for generated bitstreams is to pass all tests proposed by NIST. The most promising method of generating random bits was deemed the randomness acquisition from phase jitter of ring oscillators. A mathematical model of deterministic and non deterministic jitter in ring oscillators was presented. A generator was designed based on many independent sources of randomness – ring oscillators. The novelty is the use of a phase detector as a randomness extractor from the signal of ring oscillators. The phase detector outputs were sampled and the signals were combined XOR forming one random bitstream. This made it possible to obtain strings that consist only of random bits, which was confirmed by running a series of tests using the restart method. Based on the obtained results, a scalable generator was designed in which the used resources of the FPGA system were exchanged for the speed of generating sequences. A generator stands out due to its high efficiency in comparison to other known solutions and can generate random bits at a rate of 38.4 Gb/s.

Liczba stron

113

Dziedzina wg OECD

nauki inżynieryjne i techniczne

Dyscyplina wg KBN

telekomunikacja

Sygnatura rozprawy w wersji drukowanej

DrOIN 1987

Katalog on-line

to2020998123

Pełny tekst rozprawy doktorskiej

Pobierz plik

Poziom dostępu do pełnego tekstu

publiczny

Pierwsza recenzja

Janusz Stokłosa

Miejsce

Poznań, Polska

Data

23.07.2019

Język

polski

Tekst recenzji

Pobierz plik

Poziom dostępu do recenzji

publiczny

Druga recenzja

Ryszard Szplet

Miejsce

Warszawa, Polska

Data

07.08.2019

Język

polski

Tekst recenzji

Pobierz plik

Poziom dostępu do recenzji

publiczny

Status rozprawy

rozprawa doktorska

Miejsce obrony

Poznań, Polska

Data obrony

15.10.2019

Uzyskany tytuł

doktor nauk inżynieryjno-technicznych w dyscyplinie: informatyka techniczna i telekomunikacja