Testing digital integrated circuits with novel low power high fault coverage techniques and a new scan architecture
[ 1 ] Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ D ] phd student
[ 1 ] Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] employee
PL Testowanie cyfrowych układów scalonych z wykorzystaniem nowej ścieżki testującej oraz nowych metod o wysokim pokryciu uszkodzeń i ograniczonym poborze energii
english
- scan chain
- low-power test
- BIST deterministic test
- ścieżka testująca
- testowanie o ograniczonym poborze energii
- autotestowanie
- testowanie deterministyczne
EN The thesis introduces new methods that address current and future requirements for high quality test. First, a low power programmable psudorandom test pattern generator is presented. The same technique is subsequently employed to deterministically guide the generator toward test sequences with improved fault coverage and to perform fully deterministic low power decompression. Next, a novel deterministic built-in self-test (BIST) scheme is shown that allows elevating of the compression ratios to values typically unachievable through conventional reseeding-based solutions. The presented approach offers either reduced memory footprint to arrive with full test coverage or offers faster test coverage ramp-up for the restricted memory capacity. Finally, this work presents TestExpress – a novel scan-based DFT paradigm. Compared to the conventional scan, the approach can significantly reduce test application time while preserving high fault coverage. Power dissipation with TestExpress remains similar to that of the mission mode. All of the presented solutions are verified with experimental results obtained for complex industrial ASIC designs.
PL W pracy przedstawiono nowe metody pomagające w rozwiązaniu wielu problemów współczesnego testowania układów cyfrowych. W pierwszej części zaproponowano programowalny generator testów pseudolosowych umożliwiający kontrolę liczby przełączeń w wektorach testowych. Przedstawiono również metody generowania danych sterujących w celu poprawy pokrycia uszkodzeń oraz kompresji danych testowych z zachowaniem obniżonego zapotrzebowania na energię. W kolejnej części pracy przedstawiono metodę autotestowania deterministycznego wykorzystującego dane testowe zredukowane w stopniu nieosiągalnym dla stosowanych obecnie technik kompresji. Proponowane podejście umożliwia umieszczenie całości danych testowych w testowanym układzie. W ostatniej części pracy zaproponowano rozwiązanie o obniżonym zapotrzebowaniu na energię zwiększające efektywność wykorzystania czasu testowania w porównaniu z konwencjonalną ścieżką testującą. Opracowane algorytmy umożliwiających stosowanie nowej technologii we współczesnych układach scalonych. Wszystkie rozwiązania zostały zweryfikowane w trakcie rozległego programu badań eksperymentalnych.
104
engineering and technical sciences
telecommunications
DrOIN 1804
public
Sybille Hellebrand
Paderborn, Niemcy
07.10.2015
english
public
Andrzej Kraśniewski
Warszawa, Polska
30.09.2015
polish
public
dissertation
Poznań, Polska
17.11.2015
Rada Wydziału Elektroniki i Telekomunikacji Politechniki Poznańskiej
doktor nauk technicznych w dyscyplinie: telekomunikacja, w specjalności: technika cyfrowa