Opracowanie technik oraz oprogramowania do testowania modułów napisanych w języku Verilog wewnątrz matrycy FPGA dla projektu „MUCHA – System rejestracji i przetwarzania obrazu przestrzennego” LIDER/34/0177/L-8/16/NCBR/2017
[ 1 ] Katedra Telekomunikacji Multimedialnej i Mikroelektroniki, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] employee | [ D ] phd student
r560579_2019
- Verilog
- FPGA
- testowanie modułów
- oprogramowanie
07.06.2019
polish | english
12
software