Thesis
Title
Low power test data compression in VLSI digital circuits
Department
Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska
Promoters
Reviewers
Title variant
PL Low power test data compression in VLSI digital circuits (Energooszczędna kompresja danych testowych w układach cyfrowych VLSI)
Language
english
Type
master thesis
Date of defense
26.06.2015
System created by Poznań University of Technology
and Poznan Supercomputing and Networking Center
Log in through eKonto to add to SIS