Thesis
Title
Identification of compatible faults in automatic test pattern generation for VLSI digital circuits
Department
Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska
Promoters
Reviewers
Title variant
PL Identification of compatible faults in automatic test pattern generation for VLSI digital circuits (Wyznacznie zbiorów uszkodzeń kompatybilnych w generacji testów dla układów cyfrowych VLSI)
Language
english
Type
master thesis
Date of defense
13.10.2014
System created by Poznań University of Technology
and Poznan Supercomputing and Networking Center
Log in through eKonto to add to SIS