Tytuł
Hardware Protection via Logic Locking Test Points
Autorzy
[ 1 ] Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik | [ D ] doktorant
Dyscyplina naukowa (Ustawa 2.0)
Rok publikacji
2018
Typ artykułu
artykuł naukowy
Język publikacji
angielski
Słowa kluczowe
EN
- design for testability
- embedded test
- hardware security
- logic locking
- scan-based testing
- test points
Data udostępnienia online
02.02.2018
Strony (od-do)
3020 - 3030
Punktacja Ministerstwa / czasopismo
25
Punktacja Ministerstwa / czasopismo w ewaluacji 2017-2021
25
Impact Factor
2,402
System tworzony przez Politechnikę Poznańską
oraz Poznańskie Centrum Superkomputerowo-Sieciowe
Zaloguj się przez eKonto, aby dodać do SIN