W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Artykuł

Pobierz plik Pobierz BibTeX

Tytuł

On implementation of FFT processor in Xilinx FPGA using high-level synthesis

Autorzy

Rok publikacji

2020

Opublikowano w

Poznan University of Technology Academic Journals. Electrical Engineering

Rocznik: 2020 | Numer: no. 104

Typ artykułu

artykuł naukowy

Język publikacji

angielski

Słowa kluczowe
EN
  • Fast Fourier Transform Processor
  • FPGA
  • high-level synthesis
Streszczenie

EN The paper presents results of the high level synthesis of an 1024-point radix-2 FFT processors in Xilinx Vivado FPGA environment. The use of various directives controlling the synthesis process is examined. The results indicate that using the proper set of directives the latency of the processor can be reduced by 95% from about 35k for the default parameters to 1.5k cycles after optimizations.

Strony (od-do)

17 - 33

DOI

10.21008/j.1897-0737.2020.104.0002

Pełny tekst artykułu

Pobierz plik

Poziom dostępu do pełnego tekstu

publiczny

Punktacja Ministerstwa / czasopismo

5

Punktacja Ministerstwa / czasopismo w ewaluacji 2017-2021

5

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.