Processing may take a few seconds...

Report

Works title

Przygotowanie modułu testującego dla kontrolera pamięci SDRAM DDR oraz optymalizacja kontrolera pamięci SDRAM DDR dla układu FPGA MachXO2

Authors

[ 1 ] Instytut Telekomunikacji Multimedialnej, Wydział Informatyki i Telekomunikacji, Politechnika Poznańska | [ D ] phd student | [ P ] employee

Work ID

r1518_2020

Keywords
PL
  • kontroler pamięci
  • SDRAM
  • MachXO2
  • memory control unit
Date

22.12.2020

Language

polish

Number of pages or volume of work

22

Type of work

source code

This website uses cookies to remember the authenticated session of the user. For more information, read about Cookies and Privacy Policy.