A Low-Complexity Start–Stop True Random Number Generator for FPGAs

Łukasz Matuszewski; Mieczysław Jessa

doi:10.3390/app14135642

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Publikacje / A Low-Complexity Start–Stop True Random Number Generator for FPGAs

Zgłoś uwagę

Artykuł

Pobierz plik Pobierz BibTeX

Tytuł

A Low-Complexity Start–Stop True Random Number Generator for FPGAs

Autorzy

Łukasz Matuszewski (WIiT) ^{[ 1 ][ 2.3 ][ P ]}
Mieczysław Jessa (WIiT) ^{[ 1 ][ 2.3 ][ P ]}

^{[ 1 ]} Instytut Telekomunikacji Multimedialnej, Wydział Informatyki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} pracownik

Dyscyplina naukowa (Ustawa 2.0)

[2.3] Informatyka techniczna i telekomunikacja

Rok publikacji

2024

Opublikowano w

Applied Sciences

Rocznik: 2024 | Tom: vol. 14 | Numer: iss. 13

Typ artykułu

artykuł naukowy

Język publikacji

angielski

Słowa kluczowe

EN

random number generator
true randomness
ring oscillators
entropy
restarts
statistical tests
FPGA

Streszczenie

EN This paper introduces a low-complexity start–stop true random number generator (TRNG) utilizing jitter in ring oscillators (ROs). Incorporating phase detectors enhances entropy extraction from the same number of ROs. The raw bits undergo online post-processing using the SHA-1 algorithm, which is widely supported by many programming languages. The output bit streams pass all NIST statistical tests (SP 800-22 and SP-90B). Bits are generated on demand, enhancing security by preventing eavesdropping during continuous bit production. The TRNG maintains its performance regardless of the FPGA manufacturer.

Strony (od-do)

5642-1 - 5642-11

DOI

10.3390/app14135642

URL

https://www.mdpi.com/2076-3417/14/13/5642

Uwagi

Article number: 5642

Typ licencji

CC BY (uznanie autorstwa)

Tryb otwartego dostępu

otwarte czasopismo