W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Rozdział

Pobierz BibTeX

Tytuł

Analog, Programmable Switched Capacitor FIR Filter Based on Rotator Architecture Implemented in CMOS Technology

Autorzy

[ 1 ] Instytut Automatyki i Robotyki, Wydział Automatyki, Robotyki i Elektrotechniki, Politechnika Poznańska | [ 2 ] Wydział Automatyki, Robotyki i Elektrotechniki, Politechnika Poznańska | [ P ] pracownik | [ S ] student

Dyscyplina naukowa (Ustawa 2.0)

[2.2] Automatyka, elektronika, elektrotechnika i technologie kosmiczne

Rok publikacji

2023

Typ rozdziału

rozdział w monografii naukowej / referat

Język publikacji

angielski

Słowa kluczowe
EN
  • finite impulse response filter
  • switched capacitor technique
  • ASIC
  • CMOS
  • analog circuit design
Streszczenie

EN The paper presents project and its verification of a prototype integrated circuit containing an analog, programmable finite impulse response (FIR) filter, implemented in CMOS 350 nm technology. The structure of the filter is based on the switched capacitor technique. In circuits of this type, one of main challenges is an efficient implementation of filter coefficients, which result from several factors described in this work. When implementing such filters as programmable circuits, the values of their coefficients have to be limited to a selected range, i.e. a given resolution in bits. In the implemented prototype filter, the filter coefficients are represented by 6 bits in sign-magnitude notation, so they can take 63 different values only. In such filters, it is not possible to directly implement any frequency response of the filter. Each time, it is necessary to properly round the theoretical values of the coefficients so that they fit into the available range of discrete values resulting from the implementation. The authors of the work designed an algorithm that allows such matching. The paper also presents results of measurements of the prototype chip.

Data udostępnienia online

10.10.2023

Strony (od-do)

201 - 206

DOI

10.23919/SPA59660.2023.10274431

URL

https://ieeexplore.ieee.org/document/10274431

Książka

SPA 2023 Signal Processing : Algorithms, Architectures, Arrangements, and Applications : Conference Proceedings, Poznan, 20th-22nd September 2023

Zaprezentowany na

SPA 2023 26th IEEE Signal Processing - Algorithms, Architectures, Arrangements, and Applications, 20-22.09.2023, Poznań, Polska

Punktacja Ministerstwa / rozdział

20

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.