W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Rozdział

Pobierz BibTeX

Tytuł

On Test Points Enhancing Hardware Security

Autorzy

[ 1 ] Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik | [ D ] doktorant

Rok publikacji

2016

Typ rozdziału

referat

Język publikacji

angielski

Streszczenie

EN Recent reverse-engineering attempts to steal a competitive design intellectual property (IP) or to identify the device technology in order to counterfeit integrated circuits (ICs) have raised serious concerns in the IC design community. This paper demonstrates that test points - industry-proven design-for-test technology used to enhance the overall design testability - can also be deployed in the mission mode to obfuscate the circuit's structure, and thus to improve the hardware security against reverse engineering, IC cloning, and IP theft. In particular, it is shown how test points can facilitate the hiding of design functionality from adversaries. As a result, not only the overall design testability is improved, but also effective protection against reverse engineering and other forms of attacks is ensured.

Strony (od-do)

61 - 66

DOI

10.1109/ATS.2016.24

URL

https://ieeexplore.ieee.org/document/7796082

Książka

2016 IEEE 25th Asian Test Symposium (ATS)

Zaprezentowany na

25th IEEE Asian Test Symposium, ATS 2016, 21-24.11.2016, Hiroshima, Japan

Publikacja indeksowana w

WoS (15)

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.