SIN PP | Universal compactor architecture for testing circuits

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Prawa własności intelektualnej / Universal compactor architecture for testing circuits

Zgłoś uwagę

Wynik

Tytuł

Universal compactor architecture for testing circuits

Twórcy

Jerzy Tyszer (WIiT) ^{[ 1 ][ 2.3 ][ P ]}
Yingdi Liu
Nilanjan Mukherjee
Janusz Rajski
Grzegorz Mrugalski
Bartosz Włodarczak (WIiT) ^{[ 2 ][ SzD ]}

^{[ 1 ]} Instytut Radiokomunikacji, Wydział Informatyki i Telekomunikacji, Politechnika Poznańska | ^{[ 2 ]} Wydział Informatyki i Telekomunikacji, Politechnika Poznańska | ^{[ P ]} pracownik | ^{[ SzD ]} doktorant ze Szkoły Doktorskiej

Dyscyplina naukowa (Ustawa 2.0)

[2.3] Informatyka techniczna i telekomunikacja

Numer PAT

Z/11/2023

Rodzaj prawa ochronnego

wynalazek

Zgłoszenie, przyznanie i utrzymanie ochrony

Ochrona wyniku

Stany Zjednoczone

Zgłoszenie do Urzędu Patentowego

Numer zgłoszenia do Urzędu Patentowego

17753332

Data zgłoszenia do Urzędu Patentowego

06.09.2019

Kraj / region

Stany Zjednoczone

Przyznanie i utrzymanie ochrony

Numer prawa ochronnego

11815555

Data otrzymania prawa

14.11.2023

Kraj / region

Stany Zjednoczone

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN