High speed ring generators and compactors of test data [logic IC test]

Grzegorz Mrugalski; Janusz Rajski; Jerzy Tyszer

doi:10.1109/VTEST.2003.1197633

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Publikacje / High speed ring generators and compactors of test data [logic IC test]

Zgłoś uwagę

Rozdział

Pobierz BibTeX

Tytuł

High speed ring generators and compactors of test data [logic IC test]

Autorzy

Grzegorz Mrugalski (WE) ^{[ 1 ][ P ]}
Janusz Rajski
Jerzy Tyszer (WE) ^{[ 1 ][ P ]}

^{[ 1 ]} Instytut Elektroniki i Telekomunikacji (IEt), Wydział Elektryczny, Politechnika Poznańska | ^{[ P ]} pracownik

Rok publikacji

2003

Typ rozdziału

referat

Język publikacji

angielski

Streszczenie

EN This paper presents a new highly modular architecture of generators and compactors of test patterns. This structure has fewer levels of logic, smaller fan-out, reduced area, and operates at faster speed than external feedback LFSRs, internal feedback LFSRs, and cellular automata, all implementing the same characteristic polynomial.

Strony (od-do)

57 - 62

DOI

10.1109/VTEST.2003.1197633

URL

https://ieeexplore.ieee.org/document/1197633

Książka

Proceedings 21st IEEE VLSI Test Symposium

Zaprezentowany na

21st IEEE VLSI Test Symposium, 01.05.2003, Napa, USA

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN