Scan Test Bandwidth Management for Ultralarge-Scale System-on-Chip Architectures

Wu-Tung Cheng; Yan Dong; Grady Gilles; Yu Huang; Jakub Janicki; Mark Kassab; Grzegorz Mrugalski; Nilanjan Mukherjee; Janusz Rajski; Jerzy Tyszer

doi:10.1109/TVLSI.2014.2332469

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Publikacje / Scan Test Bandwidth Management for Ultralarge-Scale System-on-Chip Architectures

Zgłoś uwagę

Artykuł

Pobierz BibTeX

Tytuł

Scan Test Bandwidth Management for Ultralarge-Scale System-on-Chip Architectures

Autorzy

^{[ 1 ]} Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ 2 ]} Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | ^{[ D ]} doktorant | ^{[ P ]} pracownik

Rok publikacji

2015

Opublikowano w

IEEE Transactions on Very Large Scale Integration (VLSI) Systems

Rocznik: 2015 | Tom: vol. 23 | Numer: no. 6

Typ artykułu

artykuł naukowy

Język publikacji

angielski

Słowa kluczowe

EN

Bandwidth management
embedded deterministic test (EDT)
scan-based test
test access mechanism (TAM)
test application time
test compression
test scheduling

Strony (od-do)

1050 - 1062

DOI

10.1109/TVLSI.2014.2332469

Punktacja Ministerstwa / czasopismo

30

Impact Factor

1,245

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN