W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Rozdział

Pobierz BibTeX

Tytuł

On using implied values in EDT-based test compression

Autorzy

[ 1 ] Katedra Radiokomunikacji, Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik

Rok publikacji

2014

Typ rozdziału

referat

Język publikacji

angielski

Słowa kluczowe
EN
  • design for testability
  • scan-based test
  • test data compression
Streszczenie

EN On-chip test compression has quickly established itself as one of the mainstream design-for-test (DFT) methodologies. It assumes that a tester delivers test patterns in a compressed form, and on-chip decompressors expand them into actual data loaded into scan chains. This paper presents a new and comprehensive method to boost performance of sequential test compression and ATPG operations. The approach is primarily aimed at reducing CPU time associated with generating and compressing test patterns. It prevents ATPG from assigning specified values to many inputs in order to cut down a time-consuming backtracking process needed to resolve conflicts leading to compression aborts. The proposed scheme efficiently combines test compression constraints with ATPG. Experimental results obtained for industrial designs illustrate feasibility of the proposed scheme and are reported herein.

Strony (od-do)

1 - 6

URL

https://ieeexplore.ieee.org/document/6881338

Książka

51st ACM/EDAC/IEEE Design Automation Conference (DAC), 2014, San Francisco, CA, 1-5 June 2014

Zaprezentowany na

51st ACM/EDAC/IEEE Design Automation Conference (DAC), 2014, 1-5.06.2014, San Francisco, United States

Publikacja indeksowana w

WoS (15)

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.