W zależności od ilości danych do przetworzenia generowanie pliku może się wydłużyć.

Jeśli generowanie trwa zbyt długo można ograniczyć dane np. zmniejszając zakres lat.

Rozdział

Pobierz BibTeX

Tytuł

Minimal area test points for deterministic patterns

Autorzy

[ 1 ] Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik

Rok publikacji

2016

Typ rozdziału

referat

Język publikacji

angielski

Słowa kluczowe
EN
  • flip-flops
  • measurement
  • logic gates
  • circuit faults
  • silicon
  • automatic test pattern generation
  • signal resolution
Streszczenie

EN Conflict-aware test points, introduced recently, facilitate significant reductions in deterministic test pattern counts. However, dedicated flip-flops driving control points increase test logic area. This paper presents a method to minimize silicon area needed to implement conflict-aware test points by reusing functional flip-flops as drivers of control points. Conflict analysis is applied during the test point selection process, and ATPG verification is run for every potential candidate. Experimental results show that functional flip-flops can be reused as drivers for more than 90% of the control points with the average of 5% penalty in pattern count increase as compared to methods using only dedicated flip-flops. After replacing dedicated flip-flops with functional flip-flops, conflict-aware test points can still achieve remarkable pattern count reductions.

Strony (od-do)

1 - 7

DOI

10.1109/TEST.2016.7805825

URL

https://ieeexplore.ieee.org/document/7805825

Książka

2016 IEEE International Test Conference (ITC)

Zaprezentowany na

47th IEEE International Test Conference, ITC 2016, 15-17.11.2016, Fort Worth, USA

Ta strona używa plików Cookies, w celu zapamiętania uwierzytelnionej sesji użytkownika. Aby dowiedzieć się więcej przeczytaj o plikach Cookies i Polityce Prywatności.