Tytuł
Test point insertion in hybrid test compression/LBIST architectures
Autorzy
[ 1 ] Wydział Elektroniki i Telekomunikacji, Politechnika Poznańska | [ P ] pracownik | [ D ] doktorant
Rok publikacji
2016
Typ rozdziału
referat
Język publikacji
angielski
Słowa kluczowe
EN
- logic gates
- circuit faults
- built-in self-test
- system-on-chip
- silicon
- automotive engineering
- discrete fourier transforms
Strony (od-do)
1 - 10
System tworzony przez Politechnikę Poznańską
oraz Poznańskie Centrum Superkomputerowo-Sieciowe
Zaloguj się przez eKonto, aby dodać do SIN