Embedded deterministic test for low cost manufacturing test

Janusz Rajski; Jerzy Tyszer; Mark Kassab; Nilanjan Mukherjee; Rob Thompson; Kun-Han Tsai; Andre Hertwig; Nagesh Tamarapalli; Grzegorz Mrugalski; Geir Eide; Jun Qian

doi:10.1109/TEST.2002.1041773

System Informacji Naukowej Politechniki Poznańskiej

PL EN

Strona główna / Publikacje / Embedded deterministic test for low cost manufacturing test

Zgłoś uwagę

Rozdział

Pobierz BibTeX

Tytuł

Embedded deterministic test for low cost manufacturing test

Autorzy

^{[ 1 ]} Instytut Elektrotechniki i Telekomunikacji (IEt), Wydział Elektryczny, Politechnika Poznańska | ^{[ P ]} pracownik

Rok publikacji

2002

Typ rozdziału

referat

Język publikacji

angielski

Streszczenie

EN This paper introduces embedded deterministic test (EDT) technology, which reduces manufacturing test cost by providing one to two orders of magnitude reduction in scan test data volume and scan test time. The EDT architecture, the compression algorithm, design flow, experimental results, and silicon implementation are presented.

Strony (od-do)

301 - 310

DOI

10.1109/TEST.2002.1041773

URL

https://ieeexplore.ieee.org/document/1041773

Książka

Proceedings International Test Conference 2002

Zaprezentowany na

IEEE International Test Conference ITC 2002, 8-10.10.2002, Baltimore, United States

System tworzony przez Politechnikę Poznańską oraz Poznańskie Centrum Superkomputerowo-Sieciowe

Zaloguj się przez eKonto, aby dodać do SIN